- 相關(guān)推薦
基于USB2.0總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
摘要：本文主要介紹支持USB2.0高速傳輸?shù)腅Z－USB FX2單片機(jī)CY7C68013，并詳細(xì)說(shuō)明用此芯片實(shí)現(xiàn)高速數(shù)據(jù)采集系統(tǒng)和相應(yīng)的Windows驅(qū)動(dòng)程序及底層固件程序的開(kāi)發(fā)過(guò)程。
關(guān)鍵詞：CY7C68013 USB2.0 數(shù)據(jù)采集 固件
1 引言
現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究對(duì)數(shù)據(jù)采集的要求日益提高，在瞬態(tài)信號(hào)測(cè)量、圖像處理等一些高速、高精度的測(cè)量中，需要進(jìn)行高速數(shù)據(jù)采集�，F(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡或ISA卡，存在以下缺點(diǎn)：安裝麻煩、價(jià)格昂貴；受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差；在一些電磁干擾性強(qiáng)的測(cè)試現(xiàn)場(chǎng)，無(wú)法專(zhuān)門(mén)對(duì)其做電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。
通用串行總線USB是1995年康柏、微軟、IBM、DEC等公司為解決傳統(tǒng)總線不足而推廣的一種新型的通信標(biāo)準(zhǔn)。該總線接口具有安裝方便、高帶寬、易于擴(kuò)展等優(yōu)點(diǎn)，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì)�；赨SB的高速數(shù)據(jù)采集卡充分利用USB總線的上述優(yōu)點(diǎn)，有效解決了傳統(tǒng)高速數(shù)據(jù)采集卡的缺陷。
2 硬件設(shè)計(jì)
2.1支持USB2.0高速傳輸?shù)腃Y7C68013
Cypress Semiconductor公司的EZ－USB FX2是世界上第一款集成USB2.0的微處理器，它集成了USB2.0收發(fā)器、SIE（串行接口引擎）、增強(qiáng)的8051微控制器和可編程的外圍接口。FX2這種獨(dú)創(chuàng)性結(jié)構(gòu)可使數(shù)據(jù)傳輸率達(dá)到56Mbytes/s，即USB2.0允許的最大帶寬。在FX2中，智能SIE可以硬件處理許多USB1.1和USB2.0協(xié)議，從而減少了開(kāi)發(fā)時(shí)間和確保了USB的兼容性。GPIF（General Programmable Interface）和主/從端點(diǎn)FIFO（8位或16位數(shù)據(jù)總線）為ATA、UTOPIA、EPP、PCMCIA和DSP等提供了簡(jiǎn)單和無(wú)縫連接接口。
CY7C68013的GPIF引擎具有自動(dòng)傳輸數(shù)據(jù)結(jié)構(gòu)的特性，這種特性使得外圍設(shè)備和主機(jī)通過(guò)CY7C68013可以無(wú)縫的、高速的傳輸數(shù)據(jù)。為了實(shí)現(xiàn)高速的數(shù)據(jù)傳輸，CY7C68013CPU不會(huì)直接參與數(shù)據(jù)的傳輸，而是直接利用GPIF的自動(dòng)傳輸數(shù)據(jù)模式。圖1和圖2說(shuō)明了主機(jī)IN和OUT數(shù)據(jù)傳輸過(guò)程。
2.1.1 端點(diǎn)緩沖區(qū)
FX2包含3個(gè)64字節(jié)端點(diǎn)緩沖區(qū)和4K可配置成不同方式的緩沖，其中3
個(gè)64字節(jié)的緩沖區(qū)為EP0、EP1IN和EP1OUT。EP0作為控制端點(diǎn)用，它是一個(gè)雙向端點(diǎn)，既可為IN也可為OUT。當(dāng)需要控制傳輸數(shù)據(jù)時(shí)，F(xiàn)X2固件讀寫(xiě)EP0緩沖區(qū)，但是8個(gè)
SETUP字節(jié)數(shù)據(jù)不會(huì)出現(xiàn)在這64字節(jié)EP0端點(diǎn)緩沖區(qū)中。EP1IN和EP1OUT使用獨(dú)立的64字節(jié)緩沖區(qū)，F(xiàn)X2固件可配置這些端點(diǎn)為BULK、INTERRUPT或ISOCHRONOUS傳輸方式，這兩個(gè)端點(diǎn)和EP0
一樣只能被固件訪問(wèn)。這一點(diǎn)與大端點(diǎn)緩沖區(qū)EP2、EP4、EP6和EP8不同，這四個(gè)端點(diǎn)緩沖區(qū)主要用來(lái)和片上或片外進(jìn)行高帶寬數(shù)據(jù)傳輸而無(wú)需固件的參與。EP2、EP4、EP6和EP8是高帶寬、大緩沖區(qū)。它們可被配置成不同的方式來(lái)適應(yīng)帶寬的需求。
2.1.2 接口信號(hào)
在利用GPIF進(jìn)行高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)時(shí)，GPIF waveforms的編輯是非常重要的，它控制著整個(gè)數(shù)據(jù)傳輸過(guò)程的讀寫(xiě)時(shí)序。此時(shí)CPU的作用已經(jīng)非常小了，它只起著下載代碼到內(nèi)部RAM以及在固件中如何觸發(fā)GPIF waveforms的作用。FX2專(zhuān)門(mén)為GPIF提供了外圍接口信號(hào)，如8位或16位的數(shù)據(jù)線、控制信號(hào)、Ready信號(hào)以及地址線。
IFCLK（雙向時(shí)鐘信號(hào)）：IFCLK是一個(gè)參考時(shí)鐘，可以配置成輸入或輸出。當(dāng)配置為輸出時(shí)，IFCLK被FX2驅(qū)動(dòng)為
30MHz或48MHz；當(dāng)配置為輸入時(shí)，時(shí)鐘范圍為5－48MHz。
GPIFADR[8:0]（輸出）：GPIF使用GPIFADR信號(hào)為外部設(shè)備提供地址線，在總線上地址值是自增的。
FD[15:0]（雙向）：這是USB主機(jī)通過(guò)FX2和外部設(shè)備進(jìn)行數(shù)據(jù)傳輸?shù)臄?shù)據(jù)線，它可配置成8位或16位。當(dāng)16位時(shí)，FD[7:0]代表端點(diǎn)FIFO
中的第一個(gè)字節(jié)，FD[15:8]代表第二個(gè)字節(jié)。
CTL[5:0]（輸出）：FX2為外部設(shè)備提供了幾個(gè)控制信號(hào)，如讀寫(xiě)選通、使能等。
RDY[5:0]（輸入）：FX2提供了幾個(gè)狀態(tài)檢測(cè)信號(hào)，它可以檢測(cè)外部設(shè)備的狀態(tài)，如FIFO的空、滿、半滿等。
GSTATE[2:0]（輸出）：這是調(diào)試信號(hào)，表示GPIF波形執(zhí)行的狀態(tài)，通常連接到邏輯分析儀上。
2.2 AD9238
AD9238是一個(gè)雙通道的12位
A/D轉(zhuǎn)換器，采用單3V供電，速度可以是20MSPS、40MSPS和65MSPS；低功耗，工作在20MSPS時(shí)，功耗為180mW，40MSPS時(shí)，功耗為330mW，65MSPS時(shí)，功耗為600mW；具有500MHz 3dB帶寬的差分輸入；片上參考源及SHA；靈活的模擬輸入范圍：1Vp-p～2Vp-p；適用于：超聲波設(shè)備，射頻通訊，電池電源儀器，低價(jià)示波器等。本系統(tǒng)采用20MSPS的AD9238，可充分發(fā)揮USB在高速傳輸模式下的數(shù)據(jù)傳輸優(yōu)勢(shì)。
2.3 數(shù)據(jù)采集系統(tǒng)
該數(shù)據(jù)采集系統(tǒng)整個(gè)框圖如圖3所示，該系統(tǒng)由以下幾部份組成：USB控制器、FIFO、CPLD、AD9238以及數(shù)據(jù)采集前端電路。
圖3 數(shù)據(jù)采集系統(tǒng)框圖
CPLD主要是控制時(shí)序，時(shí)鐘分頻等。FIFO主要是起著高速數(shù)據(jù)緩沖作用，當(dāng)FIFO半滿時(shí)，數(shù)據(jù)開(kāi)始向USB主機(jī)發(fā)送。我們采用的是同步FIFO，時(shí)鐘信號(hào)接IFCLK，當(dāng)FIFO的/RD信號(hào)和/OE信號(hào)有效時(shí)，每個(gè)IFCLK上升沿就輸出一個(gè)數(shù)據(jù)；當(dāng)FIFO的/WR信號(hào)有效時(shí)，IFCLK上升沿就讀進(jìn)一個(gè)數(shù)據(jù)。AD9238的20MHz時(shí)鐘信號(hào)是通過(guò)CPLD分頻所得。當(dāng)程序使能AD9238的/OEB_A和/OEB_B信號(hào)時(shí)，AD9238雙通道開(kāi)始進(jìn)行數(shù)據(jù)采集并向FIFO寫(xiě)數(shù)據(jù)。
系統(tǒng)前端的調(diào)理電路采用的是AD公司的AD8138，該放大器具有較寬的模擬帶寬（320MHz,-3dB,增益1），而且可以實(shí)現(xiàn)將單端輸入變成差分輸出的功能。此項(xiàng)功能在現(xiàn)代高速模數(shù)變換電路中非常有用，因?yàn)閹缀跛械母咚貯/D芯片都要求模擬信號(hào)為差分輸入，雖然部分芯片的手冊(cè)中提到對(duì)于單端輸入信號(hào)也可使用，但這樣一來(lái)會(huì)使A/D轉(zhuǎn)換結(jié)果的二次諧波增大，降低信噪比(SNR)。AD8138很好的解決了這個(gè)問(wèn)題，用戶(hù)可以很容易的將單端信號(hào)轉(zhuǎn)換成差分輸出而不必使用變壓器，并且它的輸入阻抗高達(dá)6MΩ，可以直接與輸入信號(hào)相連而省略隔離放大器，大大精簡(jiǎn)了電路結(jié)構(gòu)。圖4為AD8138的典型應(yīng)用電路。
圖4 AD8138典型應(yīng)用電路
3
; 軟件設(shè)計(jì)
3.1 Windows驅(qū)動(dòng)程序設(shè)計(jì)
USB設(shè)備驅(qū)動(dòng)程序基于WDM。WDM型驅(qū)動(dòng)程序是內(nèi)核程序，與標(biāo)準(zhǔn)的Win32用戶(hù)態(tài)程序不同。采用了分層處理的方法。通過(guò)它，用戶(hù)不需要直接與硬件打它道（在USB驅(qū)動(dòng)程序中尤為明顯），只需通過(guò)下層驅(qū)動(dòng)程序提供的接口號(hào)訪問(wèn)硬件。因此，USB設(shè)備驅(qū)動(dòng)程序不必具體對(duì)硬件編程，所有的USB命令、讀寫(xiě)操作通過(guò)總線驅(qū)動(dòng)程序轉(zhuǎn)給USB設(shè)備。但是，USB設(shè)備驅(qū)動(dòng)程序必須定義與外部設(shè)備的通訊接口和通訊的數(shù)據(jù)格式，也必須定義與應(yīng)用程序的接口。
Cypress公司提供了完整的CY7C68013驅(qū)動(dòng)程序源碼、控制面板程序及固件的框架，這大大提高了用戶(hù)開(kāi)發(fā)的進(jìn)度。用戶(hù)只需稍加修改或不需任何修改即可使用所帶驅(qū)動(dòng)程序，軟件開(kāi)發(fā)者大量的時(shí)間主要集中在應(yīng)用程序和固件的開(kāi)發(fā)。本文所述的數(shù)據(jù)采集系統(tǒng)驅(qū)動(dòng)程序就在原來(lái)的基礎(chǔ)上進(jìn)行了簡(jiǎn)單的修改來(lái)滿足我們的需要。根據(jù)我們自己的需求，一般只需修改DeviceIoControl例程，如我們主要增加了控制數(shù)據(jù)傳輸函數(shù)、啟動(dòng)和停止AD、復(fù)位FIFO等，即IOCTL_START_AD、IOCTL_STOP_AD、IOCTL_RESET_FIFO。
3.2 底層固件設(shè)計(jì)
要實(shí)現(xiàn)USB2.0的高帶寬數(shù)據(jù)傳輸，必須使用它特有的GPIF特性，在開(kāi)發(fā)固件前，首先必須根據(jù)實(shí)際需要對(duì)GPIF waveform進(jìn)行編輯。CY7C68013開(kāi)發(fā)工具中帶有一個(gè)GPIF Designer，如圖5所示，編輯完waveform后，選擇Tools->Export to GPIF.c File來(lái)輸出GPIF.c文件，然后將該文件加入keil c工程進(jìn)行編譯。
由于CY7C68013的EP2、EP4、EP6、EP8四個(gè)端點(diǎn)共享4K FIFO緩沖區(qū)，所以在該系統(tǒng)中，我們將EP2配置成4K的緩沖區(qū)，并設(shè)置為IN。用EP1OUT作為AD的控制參數(shù)傳遞，如啟動(dòng)和停止AD數(shù)據(jù)輸出、復(fù)位FIFO等。在固件程序中，最重要的就是TD_Init（）和TD_Poll（）兩個(gè)函數(shù)。
圖5 GPIF Designer
在TD_Init（）中主要完成GPIF相應(yīng)寄存器的初始化，如下：
void TD_Init(void) // Called once at startup
{
// set the CPU clock to 48MHz
CPUCS = ((CPUCS & ~bmCLKSPD) | bmCLKSPD1);
SYNCDELAY;
EP2CFG = 0XE8; // EP2IN, bulk, size 1024, 4x buffered
SYNCDELAY;
EP4CFG = 0x00; // EP4 not valid
SYNCDELAY;
EP6CFG = 0x00; // EP6 not valid
SYNCDELAY;
EP8CFG = 0x00; // EP8 not valid
SYNCDELAY;
FIFORESET = 0x80; // set NAKALL bit to NAK all transfers from host
SYNCDELAY;
FIFORESET = 0x02; // reset EP2 FIFO
SYNCDELAY;
FIFORESET = 0x00; // clear NAKALL bit to resume normal operation
SYNCDELAY;
EP2FIFOCFG = 0x01; // allow core to see zero to one transition of auto out bit
&
nbsp;SYNCDELAY;
EP2FIFOCFG = 0x11; // auto out mode, disable PKTEND zero length send, word ops
SYNCDELAY;
EP6FIFOCFG = 0x09; // auto in mode, disable PKTEND zero length send, word ops
SYNCDELAY;
GpifInit (); // initialize GPIF registers
SYNCDELAY;
EP2GPIFFLGSEL = 0x02; // For EP2IN, GPIF uses FF flag
SYNCDELAY;
// global flowstate register initializations
FLOWLOGIC = FlowStates[19]; // 0011 0110b - LFUNC[1:0] = 00 (A AND B), //TERMA/B[2:0]=110 (FIFO Flag)
SYNCDELAY;
FLOWSTB = FlowStates[23]; // 0000 0100b - MSTB[2:0] = 100 (CTL4), not //used as strobe
SYNCDELAY;
GPIFHOLDAMOUNT = FlowStates[26]; // hold data for one half clock (10ns) assuming //48MHz IFCLK
SYNCDELAY;
FLOWSTBEDGE = FlowStates[24]; // move data on both edges of clock
SYNCDELAY;
FLOWSTBHPERIOD = FlowStates[25]; // 20.83ns half period
SYNCDELAY;
// reset the external FIFO
OEA |= 0x07; // turn on PA0、 PA1、 PA2 as output pin
IOA |= 0x07; // pull PA0、 PA1、 PA2 high initially
IOA &= 0xFB; // bring PA2 low
EZUSB_Delay (1); // keep PA2 low for ~1ms, more than enough time
IOA |= 0x04; // bring PA2 high and exit reset
IOA &= 0xFC; // bring PA0、 PA1 low and enable AD
}
在TD_Poll（）中主要完成外部FIFO狀態(tài)的檢測(cè)和數(shù)據(jù)的傳輸，主要程序部分如下：
void TD_Poll(void)
{
if ( GPIFTRIG & 0x80 ) // if GPIF interface IDLE
【基于USB2.0總線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)】相關(guān)文章：
基于USB總線的高速數(shù)據(jù)采集系統(tǒng)08-06
基于USB2.0的高速同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)08-06
基于USB2.0的同步高速數(shù)據(jù)采集器的設(shè)計(jì)08-06
基于USB總線的實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)08-06
焊縫檢測(cè)系統(tǒng)中PCI總線高速數(shù)據(jù)采集卡的設(shè)計(jì)08-06
USB2.0接口和DSP構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)08-06
基于USB接口的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)08-06