- 相關推薦
基于PCI總線加密卡硬件設計
摘要：介紹基于PCI總線加密卡的硬件組成部分。該加密卡汲取了現(xiàn)代先進的加密思想，實現(xiàn)了高強度加密功能。關鍵詞：加密卡 PCI總線 PCI9052 ISP 單片機
加密是對軟件進行保護的一種有效手段。從加密技術的發(fā)展歷程及發(fā)展趨勢來看，加密可大體劃分為軟加密和硬加密兩種。硬加密的典型產(chǎn)品是使用并口的軟件狗，它的缺點是端口地址固定，容易被邏輯分析儀或仿真軟件跟蹤，并且還占用了有限的并口資源。筆者設計的基于ＰＣＩ總線的加密卡具有以下幾個優(yōu)點：第一，ＰＣＩ總線是當今計算機使用的主流標準總線，具有豐富的硬件資源，因此不易受資源環(huán)境限制；第二，ＰＣＩ設備配置空間采用自動配置方式，反跟蹤能力強；第三，在ＰＣＩ擴展卡上易于實現(xiàn)先進的加密算法。
１ 總體設計方案
基于ＰＣＩ總線的加密卡插在計算機的ＰＣＩ總線插槽上（５Ｖ ３２Ｂｉｔ連接器），主處理器通過與加密卡通信，獲取密鑰及其它數(shù)據(jù)。加密卡的工作過程和工作原理是：系統(tǒng)動態(tài)分配給加密卡４字節(jié)Ｉ／Ｏ空間，被加密軟件通過驅動程序訪問該Ｉ／Ｏ空間；加密卡收到訪問命令后，通過ＰＣＩ專用接口芯片，把ＰＣＩ總線訪問時序轉化為本地總線訪問時序；本地總線信號經(jīng)過轉換處理后，與單片機相連，按約定的通信協(xié)議與單片機通信。上述過程實現(xiàn)了主處理器對加密卡的訪問操作。
圖1 硬件總體設計方案
下面以主處理器對加密卡進行寫操作為例，闡述具體的實現(xiàn)方法。加密卡采用ＰＬＸ公司的ＰＣＩ９０５２作為ＰＣＩ總線周期與本地總線周期進行轉換的接口芯片。ＰＣＩ９０５２作為ＰＣＩ總線從設備，又充當了本地總線主設備，對其配置可通過ＥＥＰＲＯＭ ９３ＬＣ４６Ｂ實現(xiàn)。主處理器對加密卡進行寫操作，ＰＣＩ９０５２把ＰＣＩ總線時序轉化為８位本地數(shù)據(jù)總線寫操作。這８位本地數(shù)據(jù)總線通過Ｌａｔｔｉｃｅ公司的ｉｓｐＬＳＩ２０６４與單片機ＡＴ８９Ｃ５１的Ｐ０口相連，２０６４完成ＰＣＩ９０５２本地總線與ＡＴ８９Ｃ５１之間的數(shù)據(jù)傳輸、握手信號轉換控制等功能。２０６４對８位本地數(shù)據(jù)總線寫操作進行處理，產(chǎn)生中斷信號。該中斷信號與ＡＴ８９Ｃ５１的ＩＮＴ０＃相連，使ＡＴ８９Ｃ５１產(chǎn)生中斷。ＡＴ８９Ｃ５１產(chǎn)生中斷后，檢測與其Ｐ２口相連的本地讀寫信號ＷＲ＃、ＲＤ＃、ＬＷ／Ｒ＃。當ＷＲ＃為低電平、ＬＷ／Ｒ＃為高電平時，ＡＴ８９Ｃ５１判斷目前的操作是否為寫操作。確認是寫操作后，ＡＴ８９Ｃ５１把Ｐ０口上的８位數(shù)據(jù)取下來，然后用ＲＤＹ５１＃（經(jīng)２０６４轉換后）通知ＰＣＩ９０５２的ＬＲＤＹｉ＃，表明自己已經(jīng)把當前的８位數(shù)據(jù)取走，可以繼續(xù)下面的工作。ＰＣＩ９０５２收到ＬＲＤＹｉ＃有效后，結束當前的８位數(shù)據(jù)寫操作。ＰＣＩ總線的一次３２位數(shù)據(jù)寫操作，ＰＣＩ９０５２本地總線需要四次８位數(shù)據(jù)寫操作，通過字節(jié)使能ＬＢＥ１＃、ＬＢＥ０＃區(qū)分當前的８位數(shù)據(jù)是第幾個字節(jié)有效。
加密卡硬件總體設計方案如圖１所示。
２ 硬件各組成部分說明
２．１ ＰＣＩ９０５２部分
ＰＣＩ９０５２是ＰＣＩ總線專用接口芯片，采用ＣＭＯＳ工藝，１６０引腳ＰＱＦＰ封裝，符合ＰＣＩ總線標準２．１版。其總線接口信號與ＰＣＩ總線信號位置對應，因此可直接相連，易于ＰＣＢ實現(xiàn)。ＰＣＩ９０５２的最大數(shù)據(jù)傳輸速率可達１３２ＭＢ／ｓ；本地時鐘最高可至４０ＭＨｚ，且無需與ＰＣＩ時鐘同步；可通過兩個本地中斷輸入或軟件設置產(chǎn)生ＰＣＩ中斷。它支持三種本地總線工作模式，實際設計采用地址和數(shù)據(jù)線非復用、８位本地數(shù)據(jù)總線、非ＩＳＡ模式。
ＰＣＩ９０５２內部有一個６４字節(jié)ＰＣＩ配置空間，一個８４字節(jié)本地配置寄存器組。對ＰＣＩ９０５２的配置可由主機或符合３線協(xié)議的串行ＥＥＰＲＯＭ完成（注：ＩＳＡ模式必須由串行ＥＥＰＲＯＭ完成配置）。實際設計采用Ｍｉｃｒｏｃｈｉｐ公司的９３ＬＣ４６Ｂ存放配置信息。系統(tǒng)初始化時，自動將配置信息裝入ＰＣＩ９０５２，約需７８０μｓ。如果ＥＥＰＲＯＭ不存在或檢測到空設備，則ＰＣＩ９０５２設置為默認值。
在設計中，ＥＥＰＲＯＭ用到的配置項目有：設備ＩＤ：９０５０；廠商ＩＤ：１０Ｂ５；分類代碼：０７８０；子系統(tǒng)ＩＤ：９０５０；子系統(tǒng)廠商ＩＤ：１０Ｂ５；支持ＩＮＴＡ＃中斷，ＰＣＩ ３Ｃ：０１００；分配４字節(jié)本地Ｉ／Ｏ空間：（例ＬＡＳ０ＲＲ）０ＦＦＦＦＦＦＤ；其它本地地址空間未使用：００００００００；４字節(jié)本地Ｉ／Ｏ空間基地址（模４對齊）：（ＬＡＳ０ＢＡ）０１２００００１（僅為示例）；４字節(jié)本地Ｉ／Ｏ空間描述符：（ＬＡＳ０ＢＲＤ）００００００２２（非猝發(fā)、ＬＲＤＹｉ＃輸入使能、ＢＴＥＲＭ＃輸入不使能、不預取、各內部等待狀態(tài)數(shù)均為０、８位本地數(shù)據(jù)總線寬度、�。牛睿洌椋幔钅Ｊ剑�；中斷控制／狀態(tài)，Ｌｏｃａｌ ４Ｃ：０００００１４３（ＬＩＮＴｉ１使能、ＬＩＮＴｉ１邊沿觸發(fā)中斷選擇使能、ＬＩＮＴｉ２不使能、ＰＣＩ中斷使能、非軟件中斷、ＩＳＡ接口模式不使能）；Ｕｓｅｒ Ｉ／Ｏ、從設備應答、串行ＥＥＰＲＯＭ、初始化控制，Ｌｏｃａｌ ５０：０００２４４９２。有兩點要注意：一是設計中采用ＰＬＸ公司推薦使用的串行ＥＥＰＲＯＭ ９３ＬＣ４６Ｂ按字（１６ ｂｉｔ）為單位組織；二是ＥＥＰＲＯＭ開發(fā)器編輯輸入與手工書寫的順序對應關系，以廠商ＩＤ：１０Ｂ５為例，在開發(fā)器編輯輸入的是ｂ５１０，而不是１０Ｂ５。
ＰＣＩ９０５２本地信號的含義是：ＬＡＤ[７．．０]：本地８位數(shù)據(jù)總線；ＷＲ＃：寫有效；ＲＤ＃：讀有效；ＬＷ／Ｒ＃：數(shù)據(jù)傳輸方向，高電平為寫操作，低電平為讀操作；ＬＢＥ１＃和ＬＢＥ０＃：字節(jié)使能，表明當前ＬＡＤ[７．．０]上的數(shù)據(jù)是第幾個字節(jié)（０到３）；ＢＬＡＳＴ＃：ＰＣＩ９０５２寫數(shù)據(jù)準備好或讀數(shù)據(jù)已取走；ＬＲＤＹｉ＃：外部設備
（此設計指單片機）已把ＰＣＩ９０５２寫操作數(shù)據(jù)取走或讀操作數(shù)據(jù)準備好；ＬＩＮＴｉ１：外部設備通過ＬＩＮＴｉ１向主機發(fā)送ＩＮＴＡ＃中斷，當單片機驗證密鑰正確，向主處理器發(fā)送請求，表明可以開始從中讀取相關數(shù)據(jù)。
需注意的是，ＰＣＩ９０５２在使用時，某些引腳要加阻值為１ｋΩ～１０ｋΩ的下拉或上拉電阻。因此在實現(xiàn)時，給ＭＯＤＥ、ＬＨＯＬＤ、ＬＩＮＴｉ１引腳加下拉電阻，ＣＨＲＤＹ、ＥＥＤＯ、ＬＲＤＹｉ＃引腳加上拉電阻。
圖2 PCI9052本地寫時序
以主處理器向單片機寫數(shù)據(jù)為例，圖２給出了ＰＣＩ９０５２的本地寫時序。
２．２ ｉｓｐＬＳＩ２０６４部分
為降低數(shù)據(jù)被解析的風險，應盡量減少使用分離元件。因此在設計中選用了Ｌａｔｔｉｃｅ公司的ＣＰＬＤ ｉｓｐＬＳＩ２０６４。該芯片采用ＥＥＣＭＯＳ技術，１００引腳ＴＱＦＰ封裝，擁有２０００個ＰＬＤ門，６４個Ｉ／Ｏ引腳另加４個專用輸入，６４個寄存器，３個全局時鐘，ＴＴＬ兼容的輸入輸出信號。２０６４具有在系統(tǒng)可編程ＩＳＰ（Ｉｎ－Ｓｙｓｔｅｍ Ｐｒｏｇｒａｍｍａｂｌｅ）功能，可方便實現(xiàn)硬件重構，易于升級，降低了設計風險，并且安全性能高。ＰＣＩ９０５２與單片機之間的８位數(shù)據(jù)線進行雙向數(shù)據(jù)傳輸，不能簡單地直接相連，需要進行傳輸方向控制和數(shù)據(jù)隔離。故用２０６４作為ＰＣＩ９０５２本地信號與單片機信號進行信號傳遞的接口，圖３給出了８位數(shù)據(jù)信號雙向傳輸?shù)脑韴D。２０６４的開發(fā)軟件ｉｓｐＤｅｓｉｇｎＥｘｐｅｒｔ ８．２版支持ＶＨＤＬ、Ｖｅｒｉｌｏｇ ＨＤＬ、Ａｂｅｌ等語言及原理圖輸入，且通過專用下載電纜可把最終生成的ＪＥＤＥＣ文件寫入２０６４，實現(xiàn)編程。在設計時采用了原理圖輸入的方法。
原理圖中用到的ＢＩ１８的功能描述為：當ＯＥ＝１時，ＸＢ為輸出，Ａ為輸入，即ＸＢ＝Ａ；當ＯＥ＝０時，ＸＢ為輸入，Ｚ為輸出，即Ｚ＝ＸＢ。ＦＤ２８的功能描述為：８位Ｄ觸發(fā)器（帶異步清除）。結合ＰＣＩ９０５２本地讀寫時序，可以分析得出，在進行讀寫操作時，圖３實現(xiàn)了ＬＡＤ[７．．０]與Ｄ[７．．０]之間正常的數(shù)據(jù)傳輸；在非讀寫時，雙方數(shù)據(jù)處于正常隔離狀態(tài)。
２．３ 單片機ＡＴ８９Ｃ５１部分
單片機采用ＡＴＭＥＬ公司的ＡＴ８９Ｃ５１。這是一個８位微處理器，采用ＣＭＯＳ工藝，４０引腳ＤＩＰ封裝。它含有４Ｋ字節(jié)Ｆｌａｓｈ和１２８字節(jié)ＲＡＭ，且自身具有加密保護功能。單片機不進行外部存儲器和ＲＡＭ的擴展，程序存儲和運行均在片內完成，有效地保證了加密強度。
圖3 LAD[7..0]與D[7..0]之間的數(shù)據(jù)傳輸
單片機的Ｐ０口接圖３的Ｄ[７．．０]，并加１０ｋΩ的上拉排阻。ＷＲ＃、ＲＤ＃、Ｗ／Ｒ＃、ＢＥ１＃、ＢＥ０＃作為單片機輸入信號接Ｐ２口。ＰＣＩ９０５２寫數(shù)據(jù)準備好或讀數(shù)據(jù)已取走信號ＲＥＱ９０５２＃作為單片機輸入信號接Ｐ３．２（ＩＮＴ０＃);寫數(shù)據(jù)單片機已取走或讀數(shù)據(jù)單片機準備好信號ＲＤＹ５１＃作為單片機輸出信號接Ｐ１．０;接Ｐ１．１的ＯＶＥＲ５１＃作為單片機輸出信號，經(jīng)２０６４接ＰＣＩ９０５２的ＬＩＮＴｉ１，通過ＬＩＮＴｉ１向主機發(fā)送ＩＮＴＡ＃中斷請求。
基于ＰＣＩ總線的加密卡，依照ＰＣＩ總線標準２．１版，通過動態(tài)分配４字節(jié)Ｉ／Ｏ空間，實現(xiàn)主處理器與卡上單片機之間的握手通信。被加密軟件通過訪問加密卡，獲取軟件正常執(zhí)行的相關權限。在加密卡不存在的情況下，被加密軟件因得不到相關授權而無法運行，從而實現(xiàn)了加密功能。在單片機的存儲器里，除了存放密鑰之外，設計者還可以把被加密軟件的部分程序、算法或常數(shù)寫入單片機的存儲器，在加密卡不存在的情況下，被加密軟件的功能是不完整的，從根本上防止了軟件破解。
【基于PCI總線加密卡硬件設計】相關文章：
基于PCI總線的MPEG-1壓縮卡軟硬件設計及實現(xiàn)08-06
基于PCI總線的雷達視頻采集方案08-06
高速PCI總線接口卡的開發(fā)08-06
PCI總線仲裁器的設計與實現(xiàn)08-06