- 相關推薦
非多路復用與多路復用總線轉換橋的設計與實現(xiàn)
摘要：提出了一種新穎的非多路復用總線與多路復用總線的轉換接口電路。以兩種總線的典型代表芯片ＴＭＳ３２０Ｆ２０６與ＳＪＡ１０００為例，分析了各自時序的特點，詳細論述了兩種總線之間轉換的關鍵：讀、寫周期的使能信號和起始基準的確定，并采用復雜可編程器件ＣＰＬＤ實現(xiàn)。
關鍵詞：非多路復用總線 多路復用總線 時序 CPLD DSP
微處理器對外并行總線接口方式一般分為兩種，一種為多路復用方式，數(shù)據(jù)與地址采用共用引腳，分時傳輸；另一種是非多路復用方式，數(shù)據(jù)與地址采用分離引腳，同時傳輸。目前國內應用廣泛的ＭＣＳ１９６和ＭＣＳ５１系列微處理器采用多路復用總線，設計電路時應考慮如何將數(shù)據(jù)和地址從總線上分離出來，與存儲器、外圍接口芯片的數(shù)據(jù)和地址引腳連接。一般利用ＡＬＥ（地址鎖存）信號觸發(fā)鎖存器（７４ＬＳ３７３）將地址與數(shù)據(jù)信號分離出來。近幾年來，隨著低價位ＤＳＰ芯片的出現(xiàn)，ＤＳＰ芯片已被廣泛應用到控制與測量領域中。國內使用的ＤＳＰ芯片以ＴＩ公司的ＴＭＳ３２０系列為主流。這種微處理器對外的數(shù)據(jù)和地址總線接口方式為非多路復用方式，不能與多路復用方式的外圍接口芯片（如ＣＡＮ控制器ＳＪＡ１０００）直接相連。國內和國外也沒有一款專用集成電路芯片來實現(xiàn)非多路復用方式到多路復用方式的轉換。參考文獻?１?提出了一種轉換方法，是將ＤＳＰ的數(shù)據(jù)線作為ＣＡＮ控制器的數(shù)據(jù)地址復用線，用ＤＳＰ的地址線Ａ０作為地址、數(shù)據(jù)選擇線。Ａ０＝１時，地址有效；Ａ０＝０時，數(shù)據(jù)有效，即用奇數(shù)地址傳送地址，用偶數(shù)地址傳送數(shù)據(jù)。雖然此方法實現(xiàn)起來電路簡單，但在編程時卻需要考慮發(fā)送的數(shù)據(jù)何時作為ＣＡＮ控制器的地址，何時作為ＣＡＮ控制器的數(shù)據(jù)，沒有從根本上解決非多路復用方式到多路復用方式的轉換。本文以ＴＭＳ３２０Ｆ２０６與ＳＪＡ１０００的連接為例，采用復雜可編程邏輯器件ＣＰＬＤ，完成了用硬件來實現(xiàn)非多路復用方式到多路復用方式的轉換。
１ 多路復用總線的信號和時序
１．１ ＳＪＡ１０００接口的主要信號說明
ＣＡＮ控制器ＳＪＡ１０００提供的微處理器接口方式為典型ＩＮＴＥＬ或ＭＯＴＯＲＯＬＡ地址數(shù)據(jù)多路復用總線模式，主要信號有地址數(shù)據(jù)信號ＡＤ７～ＡＤ０、地址選通信號ＡＬＥ、片選信號ＣＳ、讀信號ＲＤ、寫信號ＷＲ、模式選擇信號ＭＯＤＥ。當ＭＯＤＥ＝１時，為ＩＮＴＥＬ模式；當ＭＯＤＥ＝０時，為ＭＯＴＯＲＯＬＡ模式。本文描述的地址數(shù)據(jù)多路復用總線模式均為ＩＮＴＥＬ模式。圖１和圖２分別為ＩＮＴＥＬ模式讀、寫周期時序。ＡＤ７～ＡＤ０引腳在ＡＬＥ有效時，傳送的是地址信號；在ＲＤ或ＷＲ有效時，傳輸?shù)氖菙?shù)據(jù)信號。
圖1和圖2
１．２ ＳＪＡ１０００的時序分析
以ＳＪＡ１０００的讀時序為例進行說明。在設計轉換橋時，多路復用總線的各信號必須滿足如下時間參數(shù)要求：ＡＬＥ的脈沖寬度（ｔＷ?ＡＬ?）最小為８ｎｓ；地址信號（Ａ０～Ａ７）建立到ＡＬＥ變?yōu)榈碗娖剿钑r間（ｔｓｕ?Ａ－ＡＬ?）最小為８ｎｓ；ＲＤ的有效脈寬（ｔＷ?Ｒ?）最小為４０ｎｓ；ＲＤ為低電平到數(shù)據(jù)信號?Ｄ７～Ｄ０?有效所需時間?ｔＲＬＯＶ?最大為５０ｎｓ；ＲＤ變?yōu)楦唠娖降降刂窋?shù)據(jù)線釋放（即高阻狀態(tài)）所需時間?ｔＲＨＤＺ?最大為３０ｎｓ。
２ 非多路復用總線的信號和時序
２．１ ＴＳＭ３２０Ｆ２０６接口的主要信號說明
ＴＳＭ３２０Ｆ２０６的總線接口方式采用地址和數(shù)據(jù)分離的形式。其主要信號有地址信號Ａ０～Ａ１５、數(shù)據(jù)信號Ｄ０～Ｄ１５、讀信號ＲＥ、寫信號ＷＥ、閘門信號ＳＴＲＢ、Ｉ／Ｏ空間選擇信號ＩＳ、數(shù)據(jù)存儲器選擇信號ＤＳ、程序存儲器選擇信號ＰＳ、機器時鐘輸出信號ＣＬＫＯＵＴ１。當對外部數(shù)據(jù)存儲器、程序存儲器或Ｉ／Ｏ空間訪問時，ＳＴＲＢ有效；當對外部Ｉ／Ｏ訪問時（即程序中使用ＰＯＲＴＲ和ＰＯＲＴＷ指令），ＩＳ有效。
(范文先生網www.gymyzhishaji.com收集整理)
２．２ ＴＳＭ３２０Ｆ２０６的Ｉ／Ｏ時序分析
ＴＭＳ３２０Ｆ２０６的讀寫時序如圖３和圖４所示。Ｉ／Ｏ的讀或寫工作周期一般在兩個機器周期內完成。在此期間，ＩＳ信號和地址信號一直保持有效；閘門信號ＳＴＲＢ發(fā)生在第一個機器周期有效后并保持一個機器周期以上；ＲＥ和ＷＥ有效時，數(shù)據(jù)有效。兩次連續(xù)的寫操作（如圖４所示）時，ＷＥ的有效間隔時間ｔＷ（ＷＨ）最小為（２Ｈ－４）ｎｓ，而兩次連續(xù)的讀操作（如圖３所示）時，ＲＥ的有效間隔時間ｔＷ（ＲＤＨ）為（Ｈ－４）ｎｓ～Ｈｎｓ，其中Ｈ為０．５倍的機器時鐘周期。可見對于連續(xù)的讀、寫操作，ＲＥ、ＷＥ的有效間隔不同，設計電路時應注意此細節(jié)。在連續(xù)的讀或寫操作時，ＩＳ信號一直為有效電平‘０’，無法以此信號作為產生ＳＪＡ１０００的ＡＬＥ、讀、寫信號起始基準；而在寫周期時，ＳＴＲＢ與ＷＥ的變化始終保持一致，因此在產生ＳＪＡ１０００寫周期時，可以用ＳＴＲＢ作為ＡＬＥ、ＷＲ產生的起始基準信號。但是ＴＳＭ３２０Ｆ２０６在連續(xù)的讀操作時，ＳＴＲＢ一直保持為低電平，可見在產生ＳＪＡ１０００讀、寫操作周期時，無法單獨以它作為ＡＬＥ、ＲＤ信號產生的起始基準，需與ＩＳ、ＷＥ、ＲＥ進行邏輯組合來作為ＳＪＡ１０００讀、寫操作周期的起始基準信號。
３ ＣＰＬＤ實現(xiàn)轉換橋的設計方法
此轉換橋如果用中規(guī)模集成電路（７４系列）實現(xiàn)起來比較復雜，工作頻率又較高，布線時若稍不合理，易引起干擾，使得電路工作不穩(wěn)定，因此這里采用高可靠性的復雜可編程邏輯器件ＣＰＬＤ，用硬件描述語言ＶＨＤＬ來實現(xiàn)。
３．１ 轉換橋引腳信號定義
圖５為轉換橋的時序仿真圖，其中轉換橋的各引腳信號與ＴＭＳ３２０Ｆ２０６和ＳＪＡ１０００ｌ引腳信號的對應為：ｆａｂｌ７接Ａ０～Ａ７；ｆｄｂ７接Ｄ０～Ｄ７；ｆｄｓ接ＩＳ；ｆｓｔｒｂ接ＳＴＲＢ；ｆｗｅ接ＷＥ；ｆｒｄ接ＲＥ；ｆｃｐ接ＣＬＫＯＵＴ１；ａｌｅ接ＡＬＥ；ａｄｂ７接ＡＤ７～ＡＤ０；ｗｒ接ＷＲ；ｒｄ接ＲＤ。
３．２ ＳＪＡ１０００讀、寫周期使能信號和起始基準信號的確定
轉換橋的基準時鐘ｆｃｐ為ＴＭＳ３２０Ｆ２０６的機器時鐘輸出信號ＣＬＫＯＵＴ１。ｆｃｐ為２０ＭＨｚ的方波信號。因為ＴＭＳ３２０Ｆ２０６的讀或寫工作周期一般為一、兩個機器時鐘周期，此時基準時鐘ｆｃｐ最多含有四個邊沿狀態(tài)，無法完成非多路復用到多路復用的轉換，所以通過軟件等待設置，使ＴＭＳ３２０Ｆ２０６對外部總線操作時，由原來所用的一個機器時鐘周期延長到四個機器時鐘周期，邊沿狀態(tài)個數(shù)增加了４倍。另外ｆｃｐ的脈寬為２５ｎｓ，這樣可以保證轉換橋輸出的多路復用總線時序的時間參數(shù)滿足ＳＪＡ１０００的時序要求。從上面的時序分析中可以確定出ＳＪＡ１０００的讀、寫周期的使能信號?ＩＳ?和起始基準信號?ＳＴＲＢ、ＷＥ、ＲＥ邏輯組合?。ＩＳ作為轉換橋的片選信號，當ＩＳ為“０”時，轉換橋工作；否則，轉換橋的各輸出信號被懸掛。當ＩＳ為“０”、ＳＴＲＢ為“０”、ＷＥ為“０”、ＲＥ為“１”時，ＤＳＰ開始對外部Ｉ／Ｏ進行寫操作，在后面緊跟的四個ＤＳＰ機器時鐘周期產生出１個ＳＪＡ１０００的寫周期；當ＩＳ為“０”、ＳＴＲＢ為“０”、ＷＥ為“１”、ＲＥ為“１”時，ＤＳＰ開始對外部Ｉ／Ｏ進行讀操作，在后面緊跟的四個ＤＳＰ機器時鐘周期產生出１個ＳＪＡ１０００的讀周期。
３．３ 讀操作轉換過程
通過軟件等待設置，使ＤＳＰ的 Ｉ／Ｏ讀、寫操作需四個機器時鐘周期。在第一個時鐘周期的上升沿產生ａｌｅ信號（脈寬為０．５倍的機器時鐘周期），同時將ＤＳＰ輸入的低八位地址ｆａｂｌ７鎖存并送到地址數(shù)據(jù)復用總線ａｄｂ７，并保持到第二個時鐘周期的上升沿為止，此時ａｄｂ７為高阻狀態(tài)。第三、第四個時鐘周期，ＤＳＰ的讀信號ｆｒｄ有效，將此信號直接送到ｒｄ引腳，此時ａｄｂ７引腳的數(shù)據(jù)直接送給ｆｄｂ７引腳，讀操作結束。
圖5 轉換橋的時序仿真圖
３．４ 寫操作轉換過程
在寫操作的四個時鐘周期中，在第一個時鐘周期的上升沿產生ａｌｅ信號（脈寬為一個機器時鐘周期），同時將ＤＳＰ輸入的低八位地址ｆａｂｌ７引腳的信號送到ａｄｂ７上，并保持到第三個時鐘周期結束。在第四個時鐘周期的上升沿產生寫信號ｗｒ（寬度為一個時鐘周期），在ＤＳＰ寫信號ｆｅｗ的上升沿處鎖存數(shù)據(jù)線ｆｄｂ７來的信號，并將其送到ａｄｂ７引腳上，延時到第五個時鐘周期時把ａｄｂ７變?yōu)楦咦锠顟B(tài)，寫操作結束。
本文提出的非多路復用總線到多路復用總線轉換橋采用了Ｘｉｌｉｎｘ公司的ＣＰＬＤ芯片ＸＣ９５１４４－１５－ＰＱ１００，并使用該公司開發(fā)的集成環(huán)境Ｆｕｎｄａｔｉｏｎ Ｆ３．１ｉ，將其集成為一塊專用芯片。通過大量的實驗測試，此轉換橋工作非常穩(wěn)定，現(xiàn)已應用到電力網絡饋線遠程終端裝置（ＦＴＵ）中。
【非多路復用與多路復用總線轉換橋的設計與實現(xiàn)】相關文章：
PCI總線仲裁器的設計與實現(xiàn)08-06
PCI總線協(xié)議的FPGA實現(xiàn)及驅動設計08-06
基于USB總線的實時數(shù)據(jù)采集系統(tǒng)設計與實現(xiàn)08-06
基于DSP與CPLD的I2C總線接口的設計與實現(xiàn)08-06
基于PCI總線的MPEG-1壓縮卡軟硬件設計及實現(xiàn)08-06