- 相關(guān)推薦
基于在系統(tǒng)可編程技術(shù)的PC運(yùn)動(dòng)控制卡研究
摘要：介紹了在系統(tǒng)可編程（ISP）器件及其優(yōu)點(diǎn)，分析了PC多軸運(yùn)動(dòng)控制卡關(guān)鍵電路的作原理，并由高密度的ISP器件設(shè)計(jì)實(shí)現(xiàn)，運(yùn)動(dòng)結(jié)果表明所設(shè)計(jì)的電路完全達(dá)到了設(shè)計(jì)要求。
關(guān)鍵詞：在系統(tǒng)可編程 雙口RAM 多軸運(yùn)動(dòng)控制卡
當(dāng)今，數(shù)控系統(tǒng)正在朝著高速度、高精度以及開放化、智能化、網(wǎng)絡(luò)化的方向發(fā)展，而高速度、高精度是通過控制執(zhí)行部件（包括運(yùn)行控制卡及伺服系統(tǒng)）來保證的。以往的運(yùn)動(dòng)控制卡主是基于單片機(jī)和分立數(shù)字電路制作的，用以實(shí)現(xiàn)位置控制、光柵信號(hào)處理等功能。由于器件本身執(zhí)行速度慢、體積大、集成度低，并且結(jié)構(gòu)固定，電路制作完成以后，無法改變其功能和結(jié)構(gòu)。采用在系統(tǒng)可編程技術(shù)，應(yīng)用ispLSI器件開發(fā)的PC——DSP多軸運(yùn)動(dòng)控制卡，能夠完全解決上述問題，適應(yīng)數(shù)控系統(tǒng)發(fā)展的需要。
1 ISP器件及其優(yōu)點(diǎn)
ISP（In-System Programmability）器件，是美國Lattice半導(dǎo)體公司于20世紀(jì)90年代初開發(fā)出的一種新型高密高速的現(xiàn)場可編程數(shù)字電路器件，具有在系統(tǒng)可編程能力和邊界掃描測試能力，非常適合在計(jì)算機(jī)、通信、DSP系統(tǒng)以及遙測系統(tǒng)中使用。
(范文先生網(wǎng)www.gymyzhishaji.com收集整理)
在系統(tǒng)可編程技術(shù)與傳統(tǒng)邏輯電路設(shè)計(jì)比較，其優(yōu)點(diǎn)在于：（1）實(shí)現(xiàn)了在系統(tǒng)編程的調(diào)試，縮短了產(chǎn)品上市時(shí)間，降低了生產(chǎn)成本。（2）無需使用專門的器件編程設(shè)置，已編程器件無須倉庫保管，避免了復(fù)雜的制造流程，降低了現(xiàn)場升級(jí)成本。（3）使用ISP器件，不僅能夠在可重構(gòu)器件的基礎(chǔ)上設(shè)計(jì)開發(fā)自己的系統(tǒng)，還可以在不改變輸入、輸出管腳的條件下，隨時(shí)修改原有的數(shù)字系統(tǒng)結(jié)構(gòu)，真正實(shí)現(xiàn)了硬件電路的“軟件化”，將器件編程和調(diào)試集中到生產(chǎn)最終電路板的測試階段，使系統(tǒng)調(diào)試數(shù)字系統(tǒng)硬件現(xiàn)場升級(jí)變得容易而且便宜[1]。
2 在系統(tǒng)可編程技術(shù)應(yīng)用
2.1 系統(tǒng)描述
本所自主開發(fā)的多軸運(yùn)動(dòng)控制卡采用的是主-從式PC-DSP系統(tǒng)。PC機(jī)的主要任務(wù)是提供良好的人機(jī)交互環(huán)境；而DSP（數(shù)字信號(hào)處理器）則作為系統(tǒng)執(zhí)行者，以高速度進(jìn)行算法實(shí)現(xiàn)、位置調(diào)節(jié)和速度調(diào)節(jié)，然后經(jīng)過16位的D/A將數(shù)據(jù)送給伺服控制單元。系統(tǒng)不但可以進(jìn)行高速度高精度控制，同時(shí)也是一個(gè)DSP伺服系統(tǒng)的開發(fā)平臺(tái)。
PC運(yùn)動(dòng)控制卡采用美國德州公司DSP芯片TMS320F206作為系統(tǒng)的核心，運(yùn)動(dòng)控制卡由ISP模塊、DSP-PC通信雙口RAM模塊、光柵信號(hào)輸入模塊、數(shù)/模轉(zhuǎn)換電路模塊四部分組成（見圖1）。其中，ISP模塊中包括了可變地址的譯碼電路、輸入輸出緩沖/鎖存器電路、11位的自動(dòng)加計(jì)數(shù)器電路、雙端口RAM的控制電路以及PC機(jī)和DSP測驗(yàn)握手電路。本系統(tǒng)使用Lattice公司的ispLSI系列CPLD（復(fù)雜可編程邏輯器件）來實(shí)現(xiàn)這一部分?jǐn)?shù)字電路和邏輯控制電路，如圖2所示。
2.2 雙端口RAM訪問控制的實(shí)現(xiàn)
對(duì)于本系統(tǒng)來說，PC機(jī)要發(fā)送控制指令和進(jìn)行大量數(shù)據(jù)計(jì)算，數(shù)據(jù)交換應(yīng)盡可能占用較少的機(jī)時(shí)和內(nèi)存空間；此外，PC機(jī)的系統(tǒng)總線與DSP之間還要進(jìn)行大量可靠的數(shù)據(jù)傳輸，它們均過多地占用CPU時(shí)間，導(dǎo)致CPU效降率低。使用雙端口RAM，交換信息雙方CPU將其當(dāng)作自己存儲(chǔ)器的一部分，可保證高速可靠的數(shù)據(jù)通信。我們選用2K×8bit的IDT7132，完全能夠滿足本系統(tǒng)中數(shù)據(jù)交換的要求。對(duì)雙端口RAM訪問，一般有三種方式，即映射內(nèi)存方式、DMA方式和擴(kuò)展I/O方式。映射內(nèi)存方式訪問雙端口RAM，不需要周轉(zhuǎn)，訪問速度快。實(shí)模式及保護(hù)模式下，能對(duì)確定內(nèi)存空間進(jìn)行訪問，實(shí)現(xiàn)對(duì)RAM任意存儲(chǔ)單元讀寫；但在32位的Windows98和Windows NT操作系統(tǒng)下，不支持對(duì)確定內(nèi)存空間的訪問，要訪問雙端口RAM必須編寫復(fù)雜的硬件驅(qū)動(dòng)程序，難度很大。DMA方式訪問端口RAM，傳送數(shù)據(jù)的速度靈活、擴(kuò)展I/O方式訪問雙端口RAM，可以按實(shí)現(xiàn)要求分配I/O端口，實(shí)現(xiàn)對(duì)雙端口RAM所有存儲(chǔ)單元讀寫，這種方式軟、硬件設(shè)計(jì)都很簡單。所以，擴(kuò)展I/O方式訪問雙端口RAM是最佳方案。
從技術(shù)上來說，PCI總線是最先進(jìn)的，不僅速度快，而且支持即插即用等特性，但控制卡上雙端口RAM芯片是8們的IDT7132，而PCI總線是32位。為了簡化設(shè)計(jì)，對(duì)PC機(jī)一方，采用了16位ISA總線， 通過擴(kuò)展I/O方式訪問雙端口RAM。實(shí)際占用了兩個(gè)I/O端口地址，一個(gè)作為計(jì)數(shù)器預(yù)置端口地址，一個(gè)作為雙端口RAM讀/寫端口地址。PC機(jī)在讀/寫存儲(chǔ)器之前，首先要通過預(yù)置數(shù)端口，用輸出指令將要訪問RAM存儲(chǔ)器的起始地址置入11位可預(yù)置加計(jì)數(shù)器中；以后每訪問一次讀/寫端口，執(zhí)行一次讀/
寫操作，計(jì)數(shù)器中的地址就自動(dòng)加1，計(jì)數(shù)器輸出指向RAM的下一個(gè)存儲(chǔ)單元。這樣，簡單地執(zhí)行I/O指令，就可以傳送一批數(shù)據(jù)。而下位的微處理器（DSP）采用的是存儲(chǔ)器訪問方式，它將IDT7132的2K空間映射自己的外存儲(chǔ)器中，實(shí)現(xiàn)對(duì)雙端口RAM的任意存儲(chǔ)單元的訪問。
在PC機(jī)和DSP對(duì)端口RAM訪問時(shí)，只要不是同時(shí)訪問同一個(gè)存儲(chǔ)單元，就允許兩個(gè)端口對(duì)片內(nèi)任何單元同時(shí)進(jìn)行獨(dú)立的讀/寫操作，而且互不干擾。但兩個(gè)端口訪問同一存儲(chǔ)單元，會(huì)造成同時(shí)寫或者一側(cè)讀一側(cè)寫的訪問沖突，因此應(yīng)避免這一訪問沖突發(fā)生。由于片內(nèi)邏輯促裁可根據(jù)兩偶片選或地址信號(hào)同時(shí)到達(dá)的差別（小到5ns），對(duì)后到達(dá)一側(cè)進(jìn)行封鎖，并同時(shí)輸出一個(gè)BUSY（約25ns）的低電平脈沖信號(hào)，利用這一信號(hào)，便可解決訪問沖突問題。一般來說，標(biāo)準(zhǔn)的ISA總線周期為3個(gè)時(shí)鐘周期，若主板ISA總線時(shí)鐘為8MHz，則一個(gè)時(shí)鐘周期為125ns；若總線時(shí)鐘為6MHz，則一個(gè)時(shí)鐘周期為167ns，相應(yīng)的16位總線周期時(shí)間分別為375ns和501ns。所以對(duì)于PC機(jī)來說，可以將BUSY信號(hào)接ISA總線的I/OCHRDY信號(hào)線，總線周期中會(huì)自動(dòng)插入一個(gè)等待周期（最多可達(dá)10個(gè)時(shí)鐘周期），直至BUSY信號(hào)拉高；同樣，對(duì)于DSP，BUSY信號(hào)接DSP芯片的READY信號(hào)線，系統(tǒng)總線也會(huì)自動(dòng)插入等待周期，從而避免了PC—DSP對(duì)雙端口RAM的共享沖突。
無論是PC機(jī)還是DSP，傳送數(shù)據(jù)后都需要通知對(duì)方及時(shí)提取數(shù)據(jù)，以免后面數(shù)據(jù)對(duì)前面數(shù)據(jù)覆蓋，這就需要協(xié)調(diào)PC—DSP間的數(shù)據(jù)交換。通過中斷控制器可實(shí)現(xiàn)數(shù)據(jù)交換過程中兩個(gè)CPU之間相互中斷。對(duì)于PC機(jī)寫RAM操作完成之后，PC機(jī)通過端口1將中斷控制器2（DSP中斷控制器）置位，DSP響應(yīng)中斷后進(jìn)入中斷服務(wù)程序。在子程序中，DSP可以通過端口4將中斷控制器2復(fù)位。同理，DSP也可向PC機(jī)發(fā)中斷，PC機(jī)響應(yīng)中斷后進(jìn)入斷服務(wù)程序。
2.3 器件選擇和輸入方法
選擇可編程邏輯器件型號(hào)時(shí)，應(yīng)注意到ISP模塊電路總共使用I/O管腳數(shù)目為52個(gè)，大約需要10～20個(gè)GLB單元。所以選用ispLSI1032E-100LJ84芯片來實(shí)現(xiàn)ISP模塊電路，它的集成度達(dá)到6000門，具有64個(gè)I/O引腳，寄存器超過96個(gè)，32個(gè)GLB單元，系統(tǒng)速度為100MHz，從資源和速度上能夠滿足該多軸運(yùn)動(dòng)控制卡的需求。同一芯片內(nèi)的門電路、觸發(fā)器、三態(tài)門等參數(shù)特性完全一樣，抗干擾性能比原來分立器件構(gòu)成的電路也有極大的提高，完全可能實(shí)現(xiàn)全數(shù)字的I/O電路。
使用Lattice公司提供的數(shù)字系統(tǒng)設(shè)計(jì)軟件ispEXPERT，邏輯設(shè)計(jì)可以采用原理圖、硬件描述語言（HDL）以及兩者混合采用三種方法輸入。本設(shè)計(jì)采用ABEL—HDL語言輸入和編寫測試向量，并且使用自己開發(fā)的編程板完成對(duì)器件的編程和下載。
2.4 主時(shí)序設(shè)計(jì)
以PC機(jī)為例，訪問雙端口RAM分以下兩步完成：
第一步是向PC機(jī)I/O端口中的數(shù)據(jù)端口送數(shù)據(jù)D0～D12，D0～D10（訪問RAM的起始地址）送至計(jì)數(shù)器，D11作為可預(yù)置計(jì)數(shù)器的LOAD信號(hào)；當(dāng)D11為1時(shí)，計(jì)數(shù)器裝入預(yù)置數(shù)。D12作為讀寫控制位，D12為1時(shí)，PC機(jī)對(duì)RAM寫操作；為0時(shí)，對(duì)RAM讀操作。
第二步是通過PC機(jī)ISA總線的I/O端口讀寫RMA，每完成一次讀/寫，計(jì)數(shù)器輸出就指向下一個(gè)要訪問的RMA地址單元。時(shí)序如圖3所示。
3 功能仿真
為了保證本系統(tǒng)設(shè)計(jì)的正確性，在對(duì)ISP器件下載以前，首先對(duì)系統(tǒng)進(jìn)行功能仿真。功能仿真的輸入信號(hào)由ABEL-HDL編寫測試矢量給出。仍以PC機(jī)訪問雙端口RAM為例，系統(tǒng)的功能仿真波形圖如圖4所示。
由圖4可以看出，假定訪問RAM的0x006地址，在LOAD（D11）信號(hào)到來后，當(dāng)IOW的上升沿到來時(shí)（見圖4中1所示），預(yù)置數(shù)（OA3 OA2 OA1 OA0=0110，即十進(jìn)制數(shù)6）寫入計(jì)數(shù)器。然后對(duì)雙端口RAM進(jìn)行讀操作，PC讀信號(hào)（IOR）下降沿到來（見圖4中2所示），這時(shí)RAM的OEL端（數(shù)據(jù)輸出控制）為低電平（數(shù)據(jù)輸出有效），CEL端（RAM片選）為低電平（選中），RWL（RAM的讀寫控制）置高電平（讀有效），PC機(jī)讀取RAM中的數(shù)據(jù)；當(dāng)IOR上升沿到來時(shí)（見圖4中3所示），計(jì)數(shù)器輸出地址加1（OA3 OA2 OA1 OA0=0111，即7），指向下一RAM地址。在預(yù)置數(shù)重新寫入計(jì)數(shù)器后（見圖4中4所示），對(duì)雙端口RAM進(jìn)行寫操作。PC寫信號(hào)（IOW）上升沿到來，OEL端置高電平，CEL端置低電平，RWL置低電平（見圖4中5所示），PC機(jī)將數(shù)據(jù)寫入雙端口RAM中，計(jì)數(shù)器輸出地址自動(dòng)加1。同理，DSP訪問雙端口RAM也可實(shí)現(xiàn)。
該運(yùn)動(dòng)控制卡經(jīng)實(shí)際測試可以達(dá)到24MHz，時(shí)鐘信號(hào)到達(dá)輸出延遲為1.6ns，而ISA總線的數(shù)據(jù)傳輸率為16Mb/s，解決了數(shù)據(jù)傳輸?shù)摹捌款i”問題，同時(shí)避免了以前的運(yùn)動(dòng)控制卡執(zhí)行速度慢、體積大、集成度低，并且結(jié)構(gòu)固定，電路制作完成以后，無法改變其功能和結(jié)構(gòu)的缺點(diǎn)，抗干擾性能比分立器件構(gòu)成的電路也有極大的提高。實(shí)際運(yùn)行結(jié)果表明完全達(dá)到了設(shè)計(jì)要求。
實(shí)際上，DSP的應(yīng)用也是本卡的核心技術(shù)之一，但是限于篇幅，不再介紹。
【基于在系統(tǒng)可編程技術(shù)的PC運(yùn)動(dòng)控制卡研究】相關(guān)文章：
凌華圖像運(yùn)動(dòng)控制卡基于PC的目標(biāo)追蹤系統(tǒng)的應(yīng)用08-06
凌華圖像運(yùn)動(dòng)控制卡基于PC的目標(biāo)追蹤系統(tǒng)的應(yīng)用08-06
基于數(shù)據(jù)庫技術(shù)的實(shí)驗(yàn)室管理系統(tǒng)的研究08-18
基于Web技術(shù)的網(wǎng)絡(luò)考試系統(tǒng)08-06
基于虛擬現(xiàn)實(shí)技術(shù)的自行車漫游系統(tǒng)的研究與實(shí)現(xiàn)08-06
基于嵌入式PC的PIII計(jì)算機(jī)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)08-06
基于ORACLE技術(shù)的WWW信息查詢系統(tǒng)08-06