- 相關(guān)推薦
模擬I2C總線多主通信的通用軟件包
摘要：本文給出軟件模擬I2C總線應(yīng)用在多主機(jī)系統(tǒng)中的解決方案。分析多主競爭出現(xiàn)原因及其時段，結(jié)合時序圖和流程圖闡述競爭仲裁的原理及實現(xiàn)方案，并提供通用軟件包，用戶可將其應(yīng)用在實際的系統(tǒng)中。關(guān)鍵詞：模擬I2C總線 多主機(jī)系統(tǒng) 通用軟件包
引言
I2C是由Philips公司推出的芯片間串行傳輸總線。它以規(guī)范嚴(yán)謹(jǐn)、使用簡單靈活、支持的外圍器件繁多等特點而被廣泛應(yīng)用。對于不具備I2C接口的主器件（通常指MCU），可利用普通的I/O口來模擬I2C總線，但由于無法解決多主競爭問題而只能應(yīng)用在單主機(jī)系統(tǒng)中。本文提供了一種解決方案，可將模擬I2C總線應(yīng)用在多主機(jī)系統(tǒng)中，實現(xiàn)模擬I2C的多主通信。
(范文先生網(wǎng)www.gymyzhishaji.com收集整理)
1 模擬I2C多主通信的設(shè)計原理
在I2C總線系統(tǒng)中，可以有多個主器件節(jié)點。當(dāng)多個主器件節(jié)點都企圖控制總線時，就會出現(xiàn)多主競爭。這時就需要進(jìn)行仲裁，裁決的結(jié)果只允許其中一個主器件節(jié)點成為主控器。而硬件I2C系統(tǒng)之所以支持多主系統(tǒng)，是因為其具有的三個特性：①接口的線“與”邏輯功能；②內(nèi)部沖突檢測電路；③I2C中斷和狀態(tài)處理程序。這使其能夠自動完成多主競爭時的時鐘同步與總線仲裁，無須用戶介入。而在模擬I2C系統(tǒng)中，如果能通過軟硬件設(shè)計模擬出上述的三個特性，就等于解決了競爭仲裁與同步問題，那么模擬I2C總線就完全可以應(yīng)用于多主機(jī)系統(tǒng)中。
首先，經(jīng)過理論分析與實驗驗證，得知并聯(lián)在一起的MCU的普通I/O口線本身就具有線“與”特性。其次，為了避免主節(jié)點在總線繁忙時啟動總線而引起的沖突，需要增加一條握手線，即BUSY線來代表總線的忙/閑狀態(tài)。因為數(shù)據(jù)線（SDA）和時鐘線（SCL）上的信號是變化的，所以不能用它們充當(dāng)BUSY線。另外，當(dāng)多個MCU都檢測到總線空閑，同時企圖控制總線時，將形成多主競爭狀態(tài)，同樣會引起沖突。這時就需要引入時間片，用劃分的時間片來決定競爭時各MCU占用I2C總線的優(yōu)先次序。結(jié)合SDA的線“與”特性，檢測SDA上是否已經(jīng)存在啟動信號（即SDA是否為0），如果直到相應(yīng)的時間片結(jié)束都沒有檢測到SDA上的啟動信號，自己就可以控制總線。最后，由于模擬系統(tǒng)中沒有硬件I2C中斷，MCU作為從器件時不知何時開始接收總線上的數(shù)據(jù)，所以，需要提供一根I2C中斷信號線，使MCU在中斷程序中處于從接收狀態(tài)，中斷線可以與BUSY線合用。
通過上述分析，利用三根信號線就能模擬出硬件I2C的競爭仲裁過程，實現(xiàn)模擬I2C的多主通信。
2 系統(tǒng)連接示意圖
三線模擬I2C總線系統(tǒng)的連接框圖如圖1所示。
模擬I2C多主系統(tǒng)中，要參與競爭的主器件節(jié)點采用三級連接方式，如MCU（A）、MCU（B）、MCU（C）；對于外圍器件節(jié)點如24C64等，因不具備主動控制I2C總線的能力，不會參與總線的競爭，所以仍可采用通用的兩線連接方式。三線模擬I2C總線中的時鐘線SCL和數(shù)據(jù)線SDA可由MCU的任意兩個I/O口線模擬；BUSY線因還要充當(dāng)中斷信號線，則必須與MCU的外部中斷引腳INT0或INT1連接。
3 時序分析及流程設(shè)計
在檢測到BUSY=0（忙）時，不會出現(xiàn)競爭；但當(dāng)檢測到BUSY=1（閑）到將BUSY設(shè)為0，需要的典型時間為3個機(jī)器周期。在這段時間內(nèi)，別的MCU仍會檢測到BUSY=1，也認(rèn)為總線空閑到企圖占用，這時就出現(xiàn)了競爭與沖突。競爭的時間范圍為2×3個機(jī)器周期。仲裁的方法是為每一個MCU分配一個仲裁時間片，在規(guī)定的時間片內(nèi)MCU反復(fù)檢測總線中的數(shù)據(jù)線SDA是否有信號，直到時間片結(jié)束。如果沒有信號就可馬上占用I2C總線，發(fā)送起始信號；如果有信號則表示有別的高優(yōu)先級的MCU要占用，該MCU退出競爭。仲裁時序圖如圖2所示。
將BUSY設(shè)為0后的一段時間規(guī)定為仲裁時間。仲裁時間長度為（N-1）×Δt。N為I2C總線上參與競爭的MCU個數(shù)；Δt為一個時間片的長度，典型值為4個機(jī)器周期。按優(yōu)先級順序給MCU分配不同個數(shù)的時間片。仲裁時序如圖2所示：假設(shè)MCU（A）優(yōu)先級最高，它不必進(jìn)行時間片測試，在檢測到總線空閑時直接發(fā)送起始位；MCU（B）優(yōu)先級為次高，在檢測到總線空閑后，它需要等待檢測一個時間片周期Δt，在Δt期間內(nèi)SDA線上沒有變化，即等待確
認(rèn)比它高優(yōu)先級的MCU（A）不使用總線后，MCU（B）才能占用總線，發(fā)送起始信號；MCU（C）優(yōu)先級最低，它需要測試等待周期2Δt，只有當(dāng)MCU（A）、MCU（B）都不占用總線時（SDA一直保持為1），MCU（C）才能占用總線發(fā)送起始信號。
在實際應(yīng)用中，還要注意BUSY線所用的中斷腳INT0/INT1需初始化為開中斷，并設(shè)定為下跳沿觸發(fā)。當(dāng)各MCU需控制總線進(jìn)行主發(fā)送或主接收時，需先關(guān)掉INT0/INT1需初始化為開中斷，并設(shè)定為下跳沿觸發(fā)。當(dāng)各MCU要控制總線進(jìn)行主發(fā)送或主接收時，需先關(guān)掉INT0/INT1中斷，再檢測BUSY線是否為空閑（=1）。若是空閑就將BUSY設(shè)為0，進(jìn)行競爭仲裁，流程圖如圖3所示。如果在仲裁時間片內(nèi)SDA始終為1，說明沒有高優(yōu)先級的MCU要占據(jù)總線，自己可以發(fā)動起始信號控制總線，直到通信結(jié)束后，再釋放BUSY線將其置為1。此時其它的MCU就只能作為從器件。如果在仲裁時間片內(nèi)檢測到SDA=0，則表明I2C總線已被占用，立刻將自己的BUSY設(shè)為1，并打開中斷轉(zhuǎn)為從接收，其流程圖如圖4所示。在中斷程序中接收尋址字節(jié)，以判明是否呼叫自己。若是，就進(jìn)行相應(yīng)的讀寫操作；若不是，就放棄退出中斷程序。注意：為了使總線上的MCU都能檢測到I2C上的起始信號，并使從器件能夠同步接收，SDA=0的時間要維持一定的寬度，至少應(yīng)大于9個機(jī)器周期。
結(jié)語
經(jīng)實驗證明：三線模擬I2C總線解決了多主競爭問題，可方便的應(yīng)用于多主機(jī)系統(tǒng)中，提高了系統(tǒng)的靈活性，也進(jìn)一步擴(kuò)大了軟件模擬I2C的應(yīng)用范圍，在實際應(yīng)用中具有一定的使用價值。通用軟件包及測試程序請看網(wǎng)站（http://www.gymyzhishaji.com收集整理）網(wǎng)絡(luò)補(bǔ)充版。
【模擬I2C總線多主通信的通用軟件包】相關(guān)文章：
按平臺模式設(shè)計的虛擬I2C總線軟件包VIIC08-06
MAX517與單片機(jī)的I2C總線數(shù)據(jù)通信08-06
用Verilog HDL實現(xiàn)I2C總線功能08-06
基于CPLD的系統(tǒng)中I2C總線的設(shè)計08-06
應(yīng)用McBSP實現(xiàn)I2C總線控制器08-06